10AX115H2F34E2SG FPGA Arria® 10 GX Whānau 1150000 Pūtau 20nm Hangarau 0.9V 1152-Pin FC-FBGA
Whakatakotoranga Hangarau Hua
| EU RoHS | E tika ana |
| ECCN (US) | 3A991 |
| Tūnga Wāhanga | Hohe |
| HTS | 8542.39.00.01 |
| SVHC | Ae |
| Ko te SVHC ka eke ki te Paepae | Ae |
| Motika | No |
| PPAP | No |
| Whānau Ingoa | Arria® 10 GX |
| Hangarau Tukatuka | 20nm |
| Kaiwhakamahi I/Os | 504 |
| Te maha o nga rehita | 1708800 |
| Ngaohiko Whakawhiwhi Mahi (V) | 0.9 |
| Huānga arorau | 1150000 |
| Te maha o nga Whakarea | 3036 (18x19) |
| Momo Mahara Papatono | SRAM |
| Pūmahara Tāmau (Kbit) | 54260 |
| Tau Tapeke o RAM Poraka | 2713 |
| EMAC | 3 |
| Waeine Aratau Pūrere | 1150000 |
| Tau Pūrere o DLLs/PLLs | 32 |
| Nga Waea Whakawhiti | 96 |
| Tere Kaituku (Gbps) | 17.4 |
| DSP whakatapua | 1518 |
| PCIe | 4 |
| Te whakahoatanga | Ae |
| Tautoko Reprogrammability | Ae |
| Parenga Tārua | Ae |
| Te Papatono-a-Roto | Ae |
| Koeke Tere | 2 |
| Paerewa I/O Kotahi-Mutu | LVTTL|LVCMOS |
| Atanga Mahara o waho | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| Ngaohiko Whakawhiwhi Mahi Morahi (V) | 0.87 |
| Morahi Ngaohiko Whakawhiwhi Mahi (V) | 0.93 |
| Ngaohiko I/O (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| Paemahana Mahi Iti (°C) | 0 |
| Paemahana Mahi Morahi (°C) | 100 |
| Kaiwhakarato Tohu Paemahana | Whakaroa |
| Ingoa hokohoko | Arria |
| Whakaeke | Maunga Mata |
| Teitei mokete | 2.95 |
| Mōkī Whānui | 35 |
| Te roa o te kete | 35 |
| I hurihia te PCB | 1152 |
| Ingoa Paerewa Paerewa | BGA |
| Mōkī Kaiwhakarato | FC-FBGA |
| Tatau Pin | 1152 |
| Hanga Matarahi | Pooro |
Te rereketanga me te hononga i waenga i te FPGA me te CPLD
1. Te whakamaramatanga FPGA me nga ahuatanga
FPGAka tango i tetahi ariā hou ko Logic Cell Array (LCA) me te Configurable Logic Block (CLB) me te Input Output (IOB) Block and Interconnect.Ko te kōwae arorau whirihora ko te waeine taketake ki te mohio ki te mahi a te kaiwhakamahi, i te nuinga o te waa ka whakaritea ki roto i te rarangi ka horahia te maramara katoa.Ko te IOB kōwae tāuru-putaputa te whakaoti i te atanga i waenga i te arorau i runga i te maramara me te titi kete o waho, me te nuinga o te waa ka whakaritea ki te taha o te huinga maramara.Ko nga waea o roto he maha nga roa o nga waahanga waea me etahi whakawhiti hononga ka taea te hono, e hono ana i nga momo poraka arorau ka taea te whakarite, poraka I/O ranei hei hanga iahiko me tetahi mahi motuhake.
Ko nga ahuatanga taketake o te FPGA ko:
- Ma te whakamahi i te FPGA hei hoahoa i te ara iahiko ASIC, kaore nga kaiwhakamahi e hiahia ki te whakaputa kaupapa, ka taea te tiki maramara tika;
- Ka taea te whakamahi i te FPGA hei tauira pairati o etahi atu mea kua oti te whakarite, kua whakaritea raneiASIC iahiko;
- He maha nga keu me nga titi I/O i roto i te FPGA;
- Ko te FPGA tetahi o nga taputapu me te huringa hoahoa poto rawa atu, te iti rawa o te utu whanaketanga me te iti rawa o te tupono ki te ara iahiko ASIC.
- Ka tango a FPGA i te tukanga CHMOS tere-tere, he iti te kai hiko, ka taea te hototahi ki nga taumata CMOS me TTL.
2, te whakamaramatanga CPLD me nga ahuatanga
CPLDte nuinga tito o Programmable Logic Macro Cell (LMC) huri noa i te pokapū o te waeine matrix interconnection programmable, i roto i nei he uaua ake te hanganga arorau LMC, a he uaua te hanganga hononga I/O wae, ka taea e te kaiwhakamahi kia rite ki te nga hiahia o te hanganga ara iahiko motuhake, ki te whakaoti i etahi mahi.Na te mea ko nga poraka arorau e hono ana me nga waea whakarewa roa i roto i te CPLD, ko te iahiko arorau i hangaia he wa matapae, me te karo i te kino o te matapae kore o te wa o te hanganga honohono wehea.I te tekau tau atu i 1990, ka tere ake te whakawhanaketanga o te CPLD, ehara i te mea ko nga ahuatanga muru hiko anake, engari me nga ahuatanga matatau penei i te matawai mata me te hotaka ipurangi.
Ko nga ahuatanga o te kaupapa CPLD e whai ake nei:
- He nui nga rauemi arorau me te mahara (Cypress De1ta 39K200 neke atu i te 480 Kb RAM);
- tauira wa hangore me nga rauemi ararere nui;
- He ngawari ki te huri i te putanga titi;
- Ka taea te whakauru ki runga i te punaha me te reprogrammed;
- He maha nga waahanga I/O;
3. Nga rereketanga me nga hononga i waenga i te FPGA me te CPLD
Ko te CPLD te whakarāpopototanga o te taputapu arorau matatini, ko te FPGA te whakapotonga o te raupapa kuaha ka taea te mahi, he rite tonu te mahi o nga mea e rua, engari he rereke te kaupapa o te whakatinanatanga, no reira ka kore e warewarehia te rereketanga i waenga i nga mea e rua. e kiia ana ko te taputapu arorau ka taea te whakarite, CPLD/FPGA ranei.He maha nga kamupene kei te whakaputa CPLD/FPGAs, ko te toru nui ko ALTERA,XILINX, me LAT-TICE.CPLD decomposition combinatorial logic function is very strong, a macro unit can decompose a dozen or even more than 20-30 combinatorial logic input.Heoi, ka taea e te LUT o te FPGA anake te whakahaere i te arorau whakakotahi o nga whakaurunga e 4, no reira he pai te CPLD mo te hoahoa i te arorau huinga matatini penei i te wetewete.Heoi, ko te mahi hangahanga o te FPGA ka whakatau ko te maha o nga LUT me nga keu kei roto i te maramara FPGA he tino nui, he maha nga mano mano, ka taea e te CPLD te whakatutuki noa i nga waahanga arorau 512, a ki te wehea te utu maramara e te maha o nga arorau. nga waeine, he iti ake te utu o te waeine arorau toharite o te FPGA i tera o te CPLD.Na, ki te whakamahia te maha o nga keu i roto i te hoahoa, penei i te hoahoa i te arorau wa uaua, katahi ka pai te whakamahi i te FPGA.
Ahakoa ko te FPGA me te CPLD he taputapu ASIC ka taea te whakarite me te maha o nga ahuatanga noa, na te rereketanga o te hanganga o te CPLD me te FPGA, kei a raatau ano o raatau ahuatanga:
- He pai ake te CPLD mo te whakaoti i nga momo hātepe me te arorau whakakotahi, a he pai ake te FPGA mo te whakaoti arorau raupapa.I etahi atu kupu, he pai ake te FPGA mo te hanganga whai rawa flip-flop, i te mea he pai ake te CPLD mo te iti-flop iti me te hanganga hua hua.
- Ko te hanganga ararere haere tonu o te CPLD e whakatau ana he rite tonu te roanga o te waa me te matapae, i te mea ko te hanganga ararere wehea o FPGA e whakatau ana karekau e taea te whakaroa.
- He ngawari ake te FPGA i te CPLD i roto i te kaupapa.
- Ko te CPLD te kaupapa ma te whakarereke i te mahi arorau o te ara iahiko o roto, ko te FPGA te kaupapa ma te huri i te waea o te hononga o roto.
- Ka taea te whakarite Fpgas i raro i nga kuaha arorau, ko te CPLDS kei raro i nga poraka arorau.
- Ko te FPGA he nui ake te whakauru atu i te CPLD me te hanganga waea uaua me te whakatinanatanga arorau.
I te nuinga o te waa, ko te kaha o te kaha o te CPLD he nui ake i te FPGA, me te teitei ake o te tohu whakauru, ka tino kitea.
